

UART UVM 검증


안정현

전통적 Testbench 와 UVM 기반 Verification 비교


항목	Testbench(Verilog/SV)	UVM 기반 Verification
Stimulus	시나리오별 하드코딩	제약 조건 기반 랜덤 생성
구조 재사용성	프로젝트 변경 시 벤치 구조 재작성 필요	패키지화된 Agent/Env 높은 재사용성
결과 검증	파형(Waveform) 디버깅 및 수동 체크	Scoreboard 및 Assertion 을 통한 자동 검증
진척도 파악	테스트 케이스 개수로 판 단	Function Coverage 기반 의 정량적 데이터

UART 프로토콜

- FSM 구조: IDLE → START
→ DATA(8bit) → STOP
- Baud Rate이라는 특정 주파수 간격으로 START bit, DATA 8bit, STOP bit순으로 TX 포트에서 RX포트로 1bit 씩 전송
- Baud Rate은 시스템 클럭을 분주하여 생성
- TX모듈과 RX모듈은 baud Rate이 동일해야 함
- RX모듈은 TX모듈의 Baud Rate의 x16의 Oversampling을 사용
- UART 프로토콜은 비동기 통신이므로 수신 모듈에서 Metastability가 발생할 수 있어 Synchronizer를 사용



UART loop back 블록 다이어그램




검증 목표


- 외부 루프백(assign u_if.rx = u_if.tx;)환경에서 송신 데이터가 무결하게 수신되는지 검증
- Uart_scoreboard에서 tx_data와 rx_data를 트랜잭션 단위로 1:1 매칭하여 데이터 왜곡 여부 자동 검증

UART 모듈의 TX와 RX포트를 loop back으로 연결하여 테스트를 진행


UVM 블록 다이어그램



Build_phase 실행 순서(Top_Down)



connect_phase 실행 순서(Bottom_Up)



UVM 시뮬레이션 결과 및 Coverage

```
UVM_INFO ./tb/tb_uart_uvm.sv(154) @ 2083200055000: uvm_test_top.env.scb [uart_scoreboard] ===== Scoreboard Summary =====
UVM_INFO ./tb/tb_uart_uvm.sv(155) @ 2083200055000: uvm_test_top.env.scb [uart_scoreboard] Total transactions: 2000
UVM_INFO ./tb/tb_uart_uvm.sv(157) @ 2083200055000: uvm_test_top.env.scb [uart_scoreboard] Pass: 2000
UVM_INFO ./tb/tb_uart_uvm.sv(158) @ 2083200055000: uvm_test_top.env.scb [uart_scoreboard] Fail: 0
UVM_INFO ./tb/tb_uart_uvm.sv(164) @ 2083200055000: uvm_test_top.env.scb [uart_scoreboard] TEST PASSED: 2000 all matches detected!
UVM_INFO ./tb/tb_uart_uvm.sv(167) @ 2083200055000: uvm_test_top.env.scb [uart_scoreboard]
```

Summary											
Hierarchy Modules Groups Asserts Statistics Tests											
Avg. Group Score:100.00% U+C:8 U:0 C:8 X:0											
Avg. Group Inst. Score:100.00% U+C:8 U:0 C:8 X:0											
Group	Score	Instances	U+C	U	C	X	Goal	Weight	AtLeast	PerInst	Over
\$unit::uart_coverage::cg...	100.00%		8	0	8	0	100%	1	1	0	
cp_tx_data	100.00%		8	0	8	0	100%	1	1	0	

CovSrc.1: \$unit::uart_coverage::cg_data

Uncovered

/home/hedu14/AHN/0413_uart/tb/

90

covergroup cg_data;

91

cp_tx_data: coverpoint cov_tx_data {

92

bins zero = {8'h00};

93

bins alt_01 = {8'h55};

94

bins alt_10 = {8'haa};

95

bins lsb_only = {8'h01};

96

bins msb_only = {8'h80};

97

bins low = {[8'h00:8'h3f]};

98

bins mid = {[8'h40:8'hbf]};

99

bins high = {[8'hc0:8'hff]};

100

}

101

endgroup

102

function new(string name, uvm_component p

103

arent);

104

super.new(name, parent);

105

cg_data = new();

106

endfunction //new()

107

function void build_phase(uvm_phase phase

108

);

109

super.build_phase(phase);

110

cov_tx_data = 0;

111

endfunction

112

function void write(uart_seq_item t);

113

cov_tx_data = t.tx_data;

114

cg_data.sample();

115

endfunction

116

function void report_phase(uvm_phase phas

117

e);

118

`uvm_info(get_type_name(), \$formatf(

119

"Coverage: cg_data=%1f%%", cg_data.get_cover

120

age()),

121

UVM_LOW)

122

endfunction

123

endclass //uart_base_test

124

class uart_scoreboard extends uvm_scoreboard;

170

171

172

class uart_monitor extends uvm_monitor;

227

228

class uart_driver extends uvm_driver #(uart s

CovDetail

Cross 2D Proj

Cover Group Item	Score	Instances	U+C	U	C	X	Goal	Weight	AtLeast	PerInst	Over
\$unit::uart_co...	100.00%		8	0	8	0	100%	1	1	0	
cp_tx_data	100.00%		8	0	8	0	100%	1	1	0	

Status	Bin Name	Type	At Least	Size	Hit Count
✓	alt_01	User	1	1	4
✓	alt_10	User	1	1	7
✓	high	User	1	1	492
✓	low	User	1	1	541
✓	lsb_only	User	1	1	7
✓	mid	User	1	1	967
✓	msb_only	User	1	1	7
✓	zero	User	1	1	11

CovDetail

HvpDetail